PCBA成(cheng)品(pin)中最核心的(de)部分便是線路(lu)板(ban)，而PCB線路(lu)板(ban)最基礎的(de)便是線路(lu)，PCBA克隆加工(gong)及(ji)PCBA開發加工(gong)中對于PCB線路(lu)板(ban)布線的(de)了解(jie)是必不可少的(de)。

PCB布線應遵循的基本規則

一、控制走線方向

輸(shu)入和輸(shu)出(chu)端的(de)(de)導線(xian)(xian)(xian)應盡量避免(mian)相鄰平(ping)行。在 PCB 布線(xian)(xian)(xian)時，相鄰層的(de)(de)走(zou)線(xian)(xian)(xian)方向(xiang)(xiang)成(cheng)正交結構，避免(mian)將不同(tong)的(de)(de)信(xin)號線(xian)(xian)(xian)在相鄰層走(zou)成(cheng)同(tong)一方向(xiang)(xiang)，以減少不必要的(de)(de)層間竄(cuan)擾。信(xin)號串擾對PCBA加工成(cheng)品的(de)(de)功能影響較(jiao)大。當 PCB 布線(xian)(xian)(xian)受(shou)到(dao)結構限制（如某些背板）難(nan)以避免(mian)出(chu)現平(ping)行布線(xian)(xian)(xian)時，特別(bie)是(shi)在信(xin)號速率較(jiao)高(gao)時，應考(kao)慮用(yong)地平(ping)面(mian)隔離各(ge)布線(xian)(xian)(xian)層，用(yong)地線(xian)(xian)(xian)隔離各(ge)信(xin)號線(xian)(xian)(xian)。相鄰層的(de)(de)走(zou)線(xian)(xian)(xian)方向(xiang)(xiang)示意圖如下(xia)圖。

二、檢查走線的開環和閉環

在PCB布(bu)線(xian)(xian)時，為(wei)了(le)避免布(bu)線(xian)(xian)產生的(de)(de)“天線(xian)(xian)效應(ying)”，減少(shao)不(bu)必要(yao)的(de)(de)干(gan)擾輻(fu)射和接收，一般不(bu)允許出現一端浮空(kong)的(de)(de)布(bu)線(xian)(xian)形式，否則可(ke)能給PCBA加工帶來(lai)不(bu)可(ke)預知(zhi)的(de)(de)結果(guo)。 

要防止信號線在(zai)不同層間形成自環(huan)。在(zai)多(duo)層板設計中容易(yi)發(fa)生此類問(wen)題(ti)，而自環(huan)將引起輻射(she)干擾。

三、控制走線的長度

1. 使走線長度盡可能的短

在(zai) PCB 布線時，應該使(shi)走(zou)線長(chang)度(du)盡(jin)可能的短，以減少由走(zou)線長(chang)度(du)帶來(lai)的干擾問題

2. 調整走線長度

PCBA加工對(dui)時序(xu)有嚴格的(de)要求，為了(le)滿足信號時序(xu)的(de)要求，對(dui)PCB上的(de)信號走(zou)線長度進行調整(zheng)已經成為PCB設(she)計工作的(de)一部分。

走線長(chang)度的(de)調(diao)整包括以下兩個方面的(de)要求。

 

• a. 要求走線長度保持一致，保證信號同步到達若干個接收器。有時在PCB上的一組信號線之間存在著相關性，如總線，就需要對其長度進行校正，因為需要信號在接收端同步。調整方法就是找出其中最長的那根走線，然后將其他走線調整到等長。
• b. 控制兩個器件之間的走線延遲為某一個特定值，如控制器件A、B之間的導線延遲為1ns，而這樣的要求往往由電路設計者提出，但由PCB工程師去實現。需要注意的是，在PCB上的信號傳播速度是與PCB的材料、走線的結構、走線的寬度、過孔等因素相關的。通過信號傳播速度，可以計算出所要求的走線延遲對應的走線長度。

 

走線長度的(de)調整常采用的(de)是(shi)蛇形線的(de)方式(shi)。

四、控制走線分支的長度

在PCB布線時，盡量控制走線分支的長度，使分支的長度盡量短，另外一般要求走線延時t_delay≤t_rise/20，其中t_rise是數字信號的上升時間(jian)。走(zou)線分支長度(du)控制示意圖(tu)

五、拐角設計

在(zai)PCB布線(xian)(xian)時(shi),走線(xian)(xian)拐(guai)彎是(shi)(shi)不可(ke)避(bi)(bi)免的(de)(de)(de)(de),當走線(xian)(xian)出現(xian)直(zhi)角(jiao)(jiao)(jiao)拐(guai)角(jiao)(jiao)(jiao)時(shi),在(zai)拐(guai)角(jiao)(jiao)(jiao)處會產生(sheng)(sheng)額(e)外的(de)(de)(de)(de)寄生(sheng)(sheng)電容和寄生(sheng)(sheng)電感?走線(xian)(xian)拐(guai)彎的(de)(de)(de)(de)拐(guai)角(jiao)(jiao)(jiao)應避(bi)(bi)免設計成銳角(jiao)(jiao)(jiao)和直(zhi)角(jiao)(jiao)(jiao)形式,以免產生(sheng)(sheng)不必要(yao)(yao)的(de)(de)(de)(de)輻射(she),影響(xiang)PCBA加工成品性(xing)能(neng)。同時(shi)銳角(jiao)(jiao)(jiao)和直(zhi)角(jiao)(jiao)(jiao)形式的(de)(de)(de)(de)工藝性(xing)能(neng)也(ye)不好?要(yao)(yao)求所有線(xian)(xian)與線(xian)(xian)的(de)(de)(de)(de)夾角(jiao)(jiao)(jiao)應大于等于135°?在(zai)走線(xian)(xian)確實需要(yao)(yao)直(zhi)角(jiao)(jiao)(jiao)拐(guai)角(jiao)(jiao)(jiao)的(de)(de)(de)(de)情況(kuang)下(xia),可(ke)以采取兩(liang)(liang)種(zhong)改進方法:一種(zhong)是(shi)(shi)將90°拐(guai)角(jiao)(jiao)(jiao)變成兩(liang)(liang)個45°拐(guai)角(jiao)(jiao)(jiao);另一種(zhong)是(shi)(shi)采用圓角(jiao)(jiao)(jiao)?圓角(jiao)(jiao)(jiao)方式是(shi)(shi)最好的(de)(de)(de)(de),45°拐(guai)角(jiao)(jiao)(jiao)可(ke)以用到10GHz頻率上?對于45°拐(guai)角(jiao)(jiao)(jiao)走線(xian)(xian),拐(guai)角(jiao)(jiao)(jiao)長度(du)最好滿(man)足L≥3W?

 

六、差分對走線

為了(le)避免不理想返回路徑(jing)的(de)影響，可以(yi)采用(yong)(yong)差分(fen)對走(zou)線(xian)。為了(le)獲得較好(hao)的(de)信(xin)號完整性，可以(yi)選用(yong)(yong)差分(fen)對走(zou)線(xian)來實現高速信(xin)號傳輸(shu)。前面介(jie)紹的(de)LVDS電平的(de)傳輸(shu)采用(yong)(yong)的(de)就是差分(fen)傳輸(shu)線(xian)的(de)方式(shi)。

1. 差分信號傳輸優點:

• a. 輸出驅動總的di/dt會大幅降低，從而減小了軌道塌陷和潛在的電磁干擾。
• b. 與單端放大器相比，接收器中的差分放大器有更高的增益。
• c. 差分信號在一對緊耦合差分對中傳輸時，在返回路徑中對付串擾和突變的魯棒性更好。
• d. 因為每個信號都有自己的返回路徑，所以差分信號通過接插件或封裝時，不易受到開關噪聲的干擾。

2. 差分信號的缺點:

• a. 如果不對差分信號進行恰當的平衡或濾波，或者存在任何共模信號，就可能會產生EMI問題。
• b. 與單端信號相比，傳輸差分信號需要雙倍的信號線。

PCB上的差分對走線如下圖

3. 設計差分對走線時，要遵循以下原則。

• a. 保持差分對的兩信號走線之間的距離S在整個走線上為常數。
• b. 確保D＞2S，以最小化兩個差分對信號之間的串擾。
• c. 使差分對的兩信號走線之間的距離S滿足S=3H，以便使元件的反射阻抗最小化。
• d. 將兩差分信號線的長度保持相等，以消除信號的相位差。
• e. 避免在差分對上使用多個過孔，因為過孔會產生阻抗不匹配和電感。

七、控制PCB導線的阻抗和走線終端匹配

在(zai)(zai)高(gao)速(su)數(shu)字電(dian)路PCBA加工和(he)射頻電(dian)路PCBA加工中(zhong)，對(dui)PCB導(dao)線(xian)的(de)阻(zu)抗是有要(yao)求的(de)，需要(yao)控制PCB導(dao)線(xian)的(de)阻(zu)抗。在(zai)(zai)PCB布(bu)線(xian)時，同一網(wang)絡的(de)線(xian)寬應(ying)保(bao)持(chi)一致。由于線(xian)寬的(de)變(bian)化會造成線(xian)路特性(xing)阻(zu)抗的(de)不(bu)均勻，對(dui)高(gao)速(su)數(shu)字電(dian)路傳輸的(de)信號會產生反射，故在(zai)(zai)設(she)計中(zhong)應(ying)該盡量避(bi)免出(chu)(chu)現這種情況。在(zai)(zai)某些條件(jian)下，如(ru)接(jie)插(cha)件(jian)引出(chu)(chu)線(xian)、BGA封裝的(de)引出(chu)(chu)線(xian)等類似的(de)結構(gou)時，如(ru)果無法避(bi)免線(xian)寬的(de)變(bian)化，應(ying)該盡量控制和(he)減少中(zhong)間(jian)不(bu)一致部分的(de)有效長度。

在高速數字電路中(zhong)，當PCB布線(xian)的(de)(de)(de)延(yan)遲時(shi)間大于(yu)信號上升時(shi)間（或下(xia)降時(shi)間）的(de)(de)(de)1/4時(shi)，該布線(xian)即可(ke)以(yi)看成傳(chuan)(chuan)輸(shu)(shu)線(xian)。為(wei)了保(bao)證信號的(de)(de)(de)輸(shu)(shu)入和輸(shu)(shu)出阻抗與傳(chuan)(chuan)輸(shu)(shu)線(xian)的(de)(de)(de)阻抗正確匹配，可(ke)以(yi)采用多種形式的(de)(de)(de)終端匹配方法(fa)，所選(xuan)擇的(de)(de)(de)匹配方法(fa)與網絡的(de)(de)(de)連接方式和布線(xian)的(de)(de)(de)拓撲結構(gou)有(you)關。

八、設計接地保護走線

在(zai)模擬電路的(de)(de)PCB設計(ji)中，保護(hu)走(zou)(zou)線被廣泛地使用，例(li)如，在(zai)一(yi)個(ge)沒(mei)有完整的(de)(de)地平面的(de)(de)兩(liang)層板中，如果在(zai)一(yi)個(ge)敏感的(de)(de)音頻輸入電路的(de)(de)走(zou)(zou)線兩(liang)邊(bian)并行走(zou)(zou)一(yi)對接地的(de)(de)走(zou)(zou)線，串擾可以減(jian)少一(yi)個(ge)數量級。

在數字電路中(zhong)，可以采用一個完(wan)整(zheng)的接(jie)地平(ping)面(mian)取代接(jie)地保護(hu)走線(xian)，接(jie)地保護(hu)走線(xian)在很多地方比完(wan)整(zheng)的接(jie)地平(ping)面(mian)更有優勢。

根據經驗，在兩(liang)條(tiao)微帶(dai)線之(zhi)間(jian)插入兩(liang)端(duan)接(jie)地(di)(di)的第(di)三(san)條(tiao)線，兩(liang)條(tiao)微帶(dai)之(zhi)間(jian)的耦合(he)(he)則(ze)會減半。如(ru)果第(di)三(san)條(tiao)線通過(guo)很(hen)多通孔(kong)連接(jie)到接(jie)地(di)(di)平面，則(ze)它們的耦合(he)(he)將進(jin)一(yi)(yi)步減小(xiao)。如(ru)果有不止一(yi)(yi)個地(di)(di)平面層，則(ze)要在每(mei)條(tiao)保護走(zou)線的兩(liang)端(duan)接(jie)地(di)(di)，而不要在中間(jian)接(jie)地(di)(di)。

注意：在(zai)數(shu)字電路中，如果(guo)兩(liang)條走(zou)線(xian)之(zhi)間(jian)的距(ju)(ju)離（間(jian)距(ju)(ju)）足夠并允許引入一(yi)條保護走(zou)線(xian)，那么(me)兩(liang)條走(zou)線(xian)相互(hu)之(zhi)間(jian)的耦合通常(chang)已經很低了(le)，也(ye)就沒有必要設置一(yi)條接地保護走(zou)線(xian)了(le)。

九、防止走線諧振

在PCB布(bu)(bu)線時，布(bu)(bu)線長度不得(de)與其波長成整數倍關系，以免產生諧振現象。

十、布線的一些工藝要求

1．布線范圍

布線范圍尺(chi)寸要求如表，包(bao)括(kuo)內(nei)外層(ceng)線路及銅箔(bo)到板邊、非(fei)金(jin)屬化孔壁的尺(chi)寸。

板外形要素			內層線路及銅箔	外層線路及銅箔
距邊最小尺寸	一般邊		≥0.5（20）	≥0.5（20）
	導槽邊		≥1（40）	導軌深+2
	拼板分離邊	V槽中心	≥1（40）	≥1（40）
		郵票孔邊	≥0.5（20）	≥0.5（20）
距非金屬化孔壁 最(zui)小尺(chi)寸	一般孔		0.5（20）（隔離圈）	0.3（12）封孔圈
	單板起拔扳手軸孔		2（80）	扳手活動區不能布線

2． 布線的線寬和線距

在(zai)PCBA組裝加工密(mi)(mi)度(du)許可的情況下，應(ying)盡量選用較低密(mi)(mi)度(du)布線(xian)設(she)計(ji)，以提(ti)高無缺陷和可靠性的制造能力。目前一般廠家加工能力為(wei)：最小線(xian)寬為(wei)0.127mm（5mil），最小線(xian)距為(wei)0.127mm（5mil）。常用的布線(xian)密(mi)(mi)度(du)設(she)計(ji)參(can)考(kao)如表。

名稱	12/10	8/8	6/6	5/5
線寬	0.3（12）	0.2（8）	0.15（6）	0.127（5）
線距	0.25（10）
線焊盤距
焊盤間距

3． 導線與片式元器件焊盤的連接

連接(jie)導線與片式(shi)元器件(jian)時(shi)，原(yuan)則上可(ke)以在任意點連接(jie)。但(dan)對采用再流焊進行(xing)焊接(jie)的片式(shi)元器件(jian)，最好按以下(xia)原(yuan)則設計(ji)。

a. 對于采用兩個焊盤安(an)裝的(de)(de)元器件，如(ru)電阻、電容，與其焊盤連接(jie)的(de)(de)印(yin)制導線(xian)最好從(cong)焊盤中心位置(zhi)對稱引出，且與焊盤連接(jie)的(de)(de)印(yin)制導線(xian)必須具有一樣寬度。對線(xian)寬小于0.3mm（12mil）的(de)(de)引出線(xian)可以不考慮(lv)此條(tiao)規(gui)定。

b. 與(yu)較(jiao)寬印(yin)制線連接的(de)(de)焊盤，中間最好通(tong)過一段窄的(de)(de)印(yin)制導線過渡，這一段窄的(de)(de)印(yin)制導線通(tong)常(chang)被稱為“隔熱路徑”，否則(ze)，對于(yu)2125（英制即0805）及其以下片式類(lei)SMD，焊接時(shi)極(ji)易出現“立片”缺陷。具體要求如(ru)圖(tu)。

4. 導線與SOIC,PLCC,QFP,SOT等器件的焊盤連接

連接線(xian)路與SOIC,PLCC,QFP,SOT等(deng)器件(jian)的焊盤時，一般建議將(jiang)導線(xian)從焊盤兩(liang)端引出，如圖。

5. 線寬與電流的關系

當(dang)(dang)信(xin)號平(ping)均電流比較大時(shi)，需要考慮線(xian)寬與電流的關(guan)系，具體參數(shu)可(ke)以參考下(xia)表。在(zai)PCB設計(ji)加工中(zhong)常用(yong)(yong)oz（盎司）作為銅箔的厚度(du)(du)單位。1oz銅厚定(ding)義(yi)為一(yi)(yi)平(ping)方英寸面積(ji)內(nei)銅箔的重(zhong)量(liang)為一(yi)(yi)盎，對(dui)應的物理厚度(du)(du)為35μm。當(dang)(dang)銅箔作為導線(xian)并通過較大電流時(shi)，銅箔寬度(du)(du)與載流量(liang)的關(guan)系應參考表中(zhong)的數(shu)據(ju)降(jiang)額(e)50%去使用(yong)(yong)。

PCB布線時應考慮的因素

一、焊盤大小

焊(han)盤中心(xin)孔要比元(yuan)件引(yin)線直徑(jing)稍大(da)一(yi)些。焊(han)盤太大(da)易形成虛(xu)焊(han)。焊(han)盤外徑(jing)D一(yi)般不(bu)小(xiao)于(yu)（d+1.2mm），其中d為引(yin)線孔徑(jing)。對高密度(du)的(de)數(shu)字電路，焊(han)盤最小(xiao)直徑(jing)可取(qu)（d+1.0mm）。

二、印刷電路板電路的抗干擾措施

1. 電源(yuan)線設計(ji)

盡量(liang)加粗電(dian)源線寬度，減少(shao)環(huan)路電(dian)阻。同(tong)時(shi)，使電(dian)源線、地線的走向(xiang)和數據傳遞的方向(xiang)一致，這樣有助(zhu)于增強抗噪聲能力。

2. 地線(xian)設計

數字地與模擬地分開。低頻電路的地應盡(jin)量采用單(dan)點并聯接(jie)地，實際布線(xian)有困難時可(ke)部分串聯后(hou)再(zai)并聯接(jie)地。高(gao)頻電路宜(yi)采用多點串聯接(jie)地，地線(xian)應短而粗，高(gao)頻元件周(zhou)圍盡(jin)量用柵格狀(zhuang)的大(da)面積(ji)銅箔。

接(jie)(jie)(jie)地線(xian)應(ying)盡量加(jia)(jia)粗。若接(jie)(jie)(jie)地線(xian)用很細的線(xian)條，則接(jie)(jie)(jie)地電位隨電流的變化(hua)而(er)變化(hua)，使(shi)抗(kang)噪聲性能(neng)降(jiang)低(di)。因此應(ying)將接(jie)(jie)(jie)地線(xian)加(jia)(jia)粗，使(shi)它(ta)能(neng)通過三(san)倍于(yu)印制板上(shang)的允許電流。如有可能(neng)，接(jie)(jie)(jie)地線(xian)應(ying)在2～3mm以上(shang)。

只由數字電路組成(cheng)的印制板(ban)，其接地電路構成(cheng)閉(bi)環(huan)能(neng)提高抗(kang)噪聲能(neng)力(li)。

三、去耦電容配置

1. 電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。
3. 對于抗噪能力弱、關斷時電源變化大的元件，如RAM、ROM存儲元件，應在芯片的電源線和地線之間接入去耦電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。
5. 在印制板中如有接觸器、繼電器、按鈕等元件，操作它們時會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。
6. CMOS的輸入阻抗很高，且易受感應，因此在使用時對不使用的端口要接地或接正電源。

四、各元件之間的接線

1. 印刷電路中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決。
2. 同一級電路的接地點應盡量靠近，并且本級電路的電源濾波電容也應接在該級接地點上。
3. 總地線必須嚴格按“高頻—中頻—低頻”逐級按“弱電到強電”的順序排列原則，不可隨便翻來覆去亂接。
4. 在使用IC座的場合下，一定要特別注意IC座上定位槽放置的方位是否正確，并注意各個IC腳位置是否正確。

文(wen)章摘自：http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html