信(xin)(xin)號(hao)(hao)發(fa)(fa)(fa)生器在(zai)通(tong)信(xin)(xin)領域(yu)的(de)(de)(de)應(ying)用(yong)，不僅(jin)要求信(xin)(xin)號(hao)(hao)發(fa)(fa)(fa)生器具有(you)(you)較高的(de)(de)(de)穩定度和精度，還要能夠迅速(su)地切換(huan)(huan)頻(pin)(pin)點。本信(xin)(xin)號(hao)(hao)發(fa)(fa)(fa)生器PCBA方案采用(yong)可編程門(men)陣列(FPGA)器件與高速(su)D/A芯片相結合(he)(he)，采用(yong)直接數(shu)字合(he)(he)成(cheng)(cheng)(cheng)技(ji)術(DDS法(fa))產生連續(xu)波信(xin)(xin)號(hao)(hao)。DDS技(ji)術是一種從(cong)相位(wei)出(chu)發(fa)(fa)(fa)合(he)(he)成(cheng)(cheng)(cheng)波形的(de)(de)(de)技(ji)術，它(ta)打破了傳(chuan)統頻(pin)(pin)率(lv)合(he)(he)成(cheng)(cheng)(cheng)技(ji)術的(de)(de)(de)束縛，與傳(chuan)統頻(pin)(pin)率(lv)合(he)(he)成(cheng)(cheng)(cheng)方法(fa)相比具有(you)(you)諸多優(you)勢，如(ru)頻(pin)(pin)率(lv)分辨率(lv)高、輸出(chu)相位(wei)噪聲低、相位(wei)連續(xu)變化和轉換(huan)(huan)速(su)率(lv)快等，是全數(shu)字化技(ji)術的(de)(de)(de)關鍵?。隨(sui)著(zhu)微電子技(ji)術和數(shu)字集成(cheng)(cheng)(cheng)電路的(de)(de)(de)發(fa)(fa)(fa)展，近年(nian)來DDS技(ji)術獲得(de)迅速(su)發(fa)(fa)(fa)展并(bing)被廣泛應(ying)用(yong)于數(shu)字通(tong)信(xin)(xin)系統中。

原理

利用FPGA完成DDS核的功(gong)能，通過并(bing)串轉換技術產(chan)生兩(liang)路數(shu)字(zi)波形(xing)數(shu)據，并(bing)以低壓差分模(mo)式(LVDS)輸出，送入到DAC芯片。最終由DAC芯片經過數(shu)模(mo)轉換后輸出一定頻率的模(mo)擬信號(hao)。

DDS信號產生單元

DDS的(de)工作原理如圖

主(zhu)要包括相位(wei)(wei)累(lei)加器(qi)、波(bo)形存儲(chu)器(qi)(ROM)、D/A轉(zhuan)換器(qi)和(he)低通濾波(bo)器(qi)四個部分。其(qi)中(zhong)相位(wei)(wei)累(lei)加器(qi)與波(bo)形存儲(chu)由FPGA完成。

在FPGA參(can)考時鐘的(de)上(shang)升(sheng)沿，相位累加器(qi)對頻(pin)率控(kong)制字進(jin)行(xing)累加，得到相位對ROM尋址，完成(cheng)相位一幅度轉換，讀取(qu)出相應的(de)波形數據，經D/A轉換輸出階梯波。

D/A轉換

該(gai)方案D/A轉換采(cai)樣樣率高達2.5GSPS，射頻輸出。

DAC芯(xin)(xin)片(pian)(pian)的(de)(de)(de)(de)采樣(yang)頻率(lv)設計為2GSPS，主(zhu)機驅(qu)動解交錯數(shu)據(ju)以偏(pian)移二(er)進制的(de)(de)(de)(de)格(ge)式(shi)(shi)送到(dao)這兩個(ge)接口，每路數(shu)據(ju)的(de)(de)(de)(de)頻率(lv)均為芯(xin)(xin)片(pian)(pian)時(shi)鐘頻率(lv)的(de)(de)(de)(de)1/2，即為1GHz。嵌入式(shi)(shi)DDR數(shu)據(ju)時(shi)鐘輸入端口(DCI)，主(zhu)機在DCI時(shi)鐘的(de)(de)(de)(de)上、下邊(bian)沿(yan)均輸出數(shu)據(ju)，DCI時(shi)鐘頻率(lv)為500MHz。DCI的(de)(de)(de)(de)時(shi)鐘沿(yan)必須與數(shu)據(ju)位(wei)躍遷(qian)重合。輸人數(shu)據(ju)的(de)(de)(de)(de)標稱采樣(yang)點是DCI時(shi)鐘沿(yan)的(de)(de)(de)(de)中(zhong)點，該(gai)(gai)點對應于數(shu)據(ju)眼(yan)的(de)(de)(de)(de)中(zhong)心(xin)。同(tong)時(shi)為實現主(zhu)機對DAC的(de)(de)(de)(de)同(tong)步操作，參(can)考時(shi)鐘4分頻后經DCO接口送到(dao)主(zhu)機，該(gai)(gai)頻率(lv)與DCI時(shi)鐘頻率(lv)相同(tong)。

數(shu)據匯編器(qi)對接(jie)收來的(de)兩路1GHz的(de)數(shu)據流進行(xing)重組，并在DAC核中進行(xing)數(shu)據重構，最終轉換為(wei)模擬信(xin)號。

外圍電路

REFIN輸(shu)入一個參考頻(pin)(pin)率，經(jing)過(guo)分(fen)(fen)頻(pin)(pin)后作為鑒(jian)相(xiang)頻(pin)(pin)率與鑒(jian)相(xiang)器N分(fen)(fen)頻(pin)(pin)后的頻(pin)(pin)率比較，鑒(jian)相(xiang)器輸(shu)出(chu)(chu)與相(xiang)位誤(wu)差成(cheng)比例的電壓，經(jing)過(guo)外(wai)部的環(huan)路濾波器控制帶(dai)內外(wai)噪聲與雜散(san)，得到(dao)調諧電壓，通過(guo)VCO使(shi)輸(shu)出(chu)(chu)頻(pin)(pin)率與設定(ding)值(zhi)相(xiang)同。輸(shu)出(chu)(chu)同樣是差分(fen)(fen)信號，經(jing)過(guo)三端(duan)(duan)濾波電容連接到(dao)時鐘輸(shu)入端(duan)(duan)口，為其提供穩定(ding)的工作頻(pin)(pin)率。

PCBA加工產能

PCBA工藝能力

PCBA交期說明