哪些電子產品開發應特別注意電磁干擾問題

部分電(dian)(dian)(dian)(dian)子(zi)產品對電(dian)(dian)(dian)(dian)磁(ci)干擾須有(you)嚴(yan)格控(kong)制(zhi)要(yao)求(qiu)，因此(ci)在設計(ji)開發(fa)這(zhe)類電(dian)(dian)(dian)(dian)子(zi)產品是得有(you)充足考(kao)慮，這(zhe)類電(dian)(dian)(dian)(dian)子(zi)產品主要(yao)有(you)：微控(kong)制(zhi)器時(shi)鐘頻率特別(bie)(bie)高，總(zong)線周期特別(bie)(bie)快的系統；系統含有(you)大功率，大電(dian)(dian)(dian)(dian)流驅動電(dian)(dian)(dian)(dian)路(lu)，如(ru)產生火花的繼電(dian)(dian)(dian)(dian)器，大電(dian)(dian)(dian)(dian)流開關等；含微弱模(mo)擬信號電(dian)(dian)(dian)(dian)路(lu)以及高精(jing)度(du)A/D變換電(dian)(dian)(dian)(dian)路(lu)的系統。

增強電子產品抗電磁干擾能力的措施有哪些？

選用頻率低的微控制器

選用外時鐘頻(pin)(pin)率(lv)低(di)的(de)(de)微控制器(qi)可以有效降(jiang)低(di)噪(zao)聲(sheng)和(he)提(ti)高(gao)(gao)系(xi)統的(de)(de)抗干擾能力。同樣頻(pin)(pin)率(lv)的(de)(de)方波和(he)正弦波，方波中的(de)(de)高(gao)(gao)頻(pin)(pin)成份(fen)(fen)比正弦波多(duo)得多(duo)。雖然方波的(de)(de)高(gao)(gao)頻(pin)(pin)成份(fen)(fen)的(de)(de)波的(de)(de)幅(fu)度，比基(ji)波小，但頻(pin)(pin)率(lv)越高(gao)(gao)越容易發射出成為噪(zao)聲(sheng)源，微控制器(qi)產生的(de)(de)最有影(ying)響的(de)(de)高(gao)(gao)頻(pin)(pin)噪(zao)聲(sheng)大(da)約是時鐘頻(pin)(pin)率(lv)的(de)(de)3倍(bei)。

減小信號傳輸中的畸變

微控制器(qi)主要采用高(gao)(gao)速(su)CMOS技(ji)術制造。信號輸(shu)(shu)入(ru)端靜態輸(shu)(shu)入(ru)電(dian)流(liu)在1mA左右(you)，輸(shu)(shu)入(ru)電(dian)容10PF左右(you)，輸(shu)(shu)入(ru)阻抗(kang)相(xiang)當(dang)高(gao)(gao)，高(gao)(gao)速(su)CMOS電(dian)路的(de)(de)輸(shu)(shu)出端都(dou)有(you)相(xiang)當(dang)的(de)(de)帶載(zai)能力(li)，即(ji)相(xiang)當(dang)大的(de)(de)輸(shu)(shu)出值，將一個門的(de)(de)輸(shu)(shu)出端通過(guo)一段很長(chang)線引到(dao)輸(shu)(shu)入(ru)阻抗(kang)相(xiang)當(dang)高(gao)(gao)的(de)(de)輸(shu)(shu)入(ru)端，反射問(wen)(wen)題就很嚴重，它會(hui)引起信號畸變，增加系統(tong)噪聲。當(dang)Tpd＞Tr時(shi)，就成(cheng)了一個傳輸(shu)(shu)線問(wen)(wen)題，必須考(kao)慮信號反射，阻抗(kang)匹配等問(wen)(wen)題。

信(xin)號在印(yin)制(zhi)板(ban)上(shang)的(de)延遲時間與(yu)引(yin)線(xian)的(de)特性阻抗有關(guan)，即與(yu)印(yin)制(zhi)線(xian)路板(ban)材料(liao)的(de)介電(dian)常(chang)(chang)數有關(guan)。可以粗略地認(ren)為(wei)(wei)，信(xin)號在印(yin)制(zhi)板(ban)引(yin)線(xian)的(de)傳(chuan)輸速(su)度，約為(wei)(wei)光(guang)速(su)的(de)1/3到(dao)1/2之(zhi)間。微(wei)控制(zhi)器構成的(de)系(xi)統(tong)中(zhong)常(chang)(chang)用邏輯(ji)電(dian)話元件的(de)Tr（標準(zhun)延遲時間）為(wei)(wei)3到(dao)18ns之(zhi)間。

在(zai)(zai)(zai)印(yin)制線路(lu)板上(shang)，信號(hao)通(tong)過一(yi)個(ge)7W的電(dian)阻和一(yi)段25cm長(chang)的引(yin)線，線上(shang)延遲時(shi)間大致在(zai)(zai)(zai)4~20ns之間。也就是說，信號(hao)在(zai)(zai)(zai)印(yin)刷線路(lu)上(shang)的引(yin)線越短(duan)越好，最長(chang)不(bu)宜(yi)超過25cm。而(er)且過孔數目也應盡量少，最好不(bu)多(duo)于2個(ge)。

當信號的(de)(de)上升時(shi)間快于(yu)信號延(yan)遲(chi)時(shi)間，就要按照快電子學處理。此時(shi)要考慮傳輸(shu)線(xian)(xian)的(de)(de)阻(zu)抗匹(pi)配，對于(yu)一塊(kuai)(kuai)印(yin)刷(shua)線(xian)(xian)路板(ban)(ban)上的(de)(de)集(ji)成塊(kuai)(kuai)之間的(de)(de)信號傳輸(shu)，要避免出現Td＞Trd的(de)(de)情(qing)況(kuang)，印(yin)刷(shua)線(xian)(xian)路板(ban)(ban)越大系統的(de)(de)速度就越不(bu)能(neng)太快。

減小信號線間的交叉干擾

A點(dian)一(yi)個(ge)上升時(shi)間為Tr的(de)階躍信(xin)(xin)號通過引(yin)線(xian)AB傳向B端。信(xin)(xin)號在(zai)AB線(xian)上的(de)延遲(chi)時(shi)間是(shi)Td。在(zai)D點(dian)，由于(yu)A點(dian)信(xin)(xin)號的(de)向前傳輸(shu)，到達B點(dian)后的(de)信(xin)(xin)號反射和AB線(xian)的(de)延遲(chi)，Td時(shi)間以后會感應出一(yi)個(ge)寬度(du)為Tr的(de)頁脈(mo)沖信(xin)(xin)號。在(zai)C點(dian)，由于(yu)AB上信(xin)(xin)號的(de)傳輸(shu)與反射，會感應出一(yi)個(ge)寬度(du)為信(xin)(xin)號在(zai)AB線(xian)上的(de)延遲(chi)時(shi)間的(de)兩(liang)倍，即2Td的(de)正脈(mo)沖信(xin)(xin)號。這就是(shi)信(xin)(xin)號間的(de)交叉(cha)干(gan)擾。干(gan)擾信(xin)(xin)號的(de)強度(du)與C點(dian)信(xin)(xin)號的(de)di/at有關，與線(xian)間距離有關。當兩(liang)信(xin)(xin)號線(xian)不是(shi)很長時(shi)，AB上看到的(de)實際是(shi)兩(liang)個(ge)脈(mo)沖的(de)迭加。

CMOS工藝制造的(de)微控制由輸入阻抗(kang)(kang)高，噪聲(sheng)(sheng)高，噪聲(sheng)(sheng)容限(xian)也很(hen)高，數(shu)字電(dian)路是(shi)迭加100~200mv噪聲(sheng)(sheng)并不(bu)影響其工作(zuo)。若圖中(zhong)AB線(xian)(xian)(xian)(xian)是(shi)一(yi)模(mo)擬(ni)信(xin)號(hao)(hao)(hao)，這種干擾就變為不(bu)能(neng)容忍。如印(yin)刷線(xian)(xian)(xian)(xian)路板為四層板，其中(zhong)有(you)一(yi)層是(shi)大(da)(da)面(mian)積的(de)地，或雙面(mian)板，信(xin)號(hao)(hao)(hao)線(xian)(xian)(xian)(xian)的(de)反(fan)面(mian)是(shi)大(da)(da)面(mian)積的(de)地時，這種信(xin)號(hao)(hao)(hao)間的(de)交叉(cha)干擾就會變小(xiao)(xiao)。原因(yin)是(shi)，大(da)(da)面(mian)積的(de)地減小(xiao)(xiao)了(le)信(xin)號(hao)(hao)(hao)線(xian)(xian)(xian)(xian)的(de)特(te)性阻抗(kang)(kang)，信(xin)號(hao)(hao)(hao)在(zai)D端的(de)反(fan)射大(da)(da)為減小(xiao)(xiao)。特(te)性阻抗(kang)(kang)與信(xin)號(hao)(hao)(hao)線(xian)(xian)(xian)(xian)到地間的(de)介(jie)質的(de)介(jie)電(dian)常數(shu)的(de)平方成反(fan)比(bi)，與介(jie)質厚度的(de)自然對數(shu)成正(zheng)比(bi)。若AB線(xian)(xian)(xian)(xian)為一(yi)模(mo)擬(ni)信(xin)號(hao)(hao)(hao)，要避(bi)免數(shu)字電(dian)路信(xin)號(hao)(hao)(hao)線(xian)(xian)(xian)(xian)CD對AB的(de)干擾，AB線(xian)(xian)(xian)(xian)下方要有(you)大(da)(da)面(mian)積的(de)地，AB線(xian)(xian)(xian)(xian)到CD線(xian)(xian)(xian)(xian)的(de)距離(li)要大(da)(da)于(yu)AB線(xian)(xian)(xian)(xian)與地距離(li)的(de)2~3倍。可用局部屏蔽地，在(zai)有(you)引結的(de)一(yi)面(mian)引線(xian)(xian)(xian)(xian)左右兩側布(bu)以地線(xian)(xian)(xian)(xian)。

減小來自電源的噪聲

電(dian)(dian)(dian)源在向系統提供(gong)能源的(de)(de)(de)同時，也將其噪聲(sheng)(sheng)加到所供(gong)電(dian)(dian)(dian)的(de)(de)(de)電(dian)(dian)(dian)源上。電(dian)(dian)(dian)路中(zhong)微控(kong)制器的(de)(de)(de)復位線，中(zhong)斷(duan)線，以(yi)及(ji)其它一些控(kong)制線最容(rong)易受(shou)外界噪聲(sheng)(sheng)的(de)(de)(de)干(gan)擾。電(dian)(dian)(dian)網上的(de)(de)(de)強干(gan)擾通過電(dian)(dian)(dian)源進入電(dian)(dian)(dian)路，即(ji)使(shi)電(dian)(dian)(dian)池供(gong)電(dian)(dian)(dian)的(de)(de)(de)系統，電(dian)(dian)(dian)池本(ben)身也有高頻(pin)噪聲(sheng)(sheng)。模擬電(dian)(dian)(dian)路中(zhong)的(de)(de)(de)模擬信(xin)號更經受(shou)不住來自電(dian)(dian)(dian)源的(de)(de)(de)干(gan)擾。

注意印刷線板與元器件的高頻特性

在高(gao)頻情況下，印(yin)刷線(xian)路板(ban)上的(de)(de)引(yin)(yin)線(xian)，過(guo)孔，電(dian)阻、電(dian)容(rong)、接插件(jian)的(de)(de)分布電(dian)感(gan)(gan)與電(dian)容(rong)等不(bu)可(ke)忽略(lve)。電(dian)容(rong)的(de)(de)分布電(dian)感(gan)(gan)不(bu)可(ke)忽略(lve)，電(dian)感(gan)(gan)的(de)(de)分布電(dian)容(rong)不(bu)可(ke)忽略(lve)。電(dian)阻產生對(dui)高(gao)頻信號(hao)的(de)(de)反射(she)，引(yin)(yin)線(xian)的(de)(de)分布電(dian)容(rong)會起(qi)作(zuo)用(yong)，當長度大于(yu)噪聲頻率(lv)相應(ying)波長的(de)(de)1/20時(shi)，就產生天線(xian)效(xiao)應(ying)，噪聲通過(guo)引(yin)(yin)線(xian)向外發射(she)。

印刷線路板的過孔大約引起0.6pf的電(dian)容。

一個集成(cheng)電路本身(shen)的封(feng)裝材料(liao)引(yin)入2~6pf電容。

一(yi)個(ge)線路(lu)板上的接插件，有520nH的分布電(dian)感。一(yi)個(ge)雙列直扦的24引(yin)腳集成電(dian)路(lu)扦座，引(yin)入4~18nH的分布電(dian)感。

這(zhe)些小的(de)分布參數對于這(zhe)行(xing)較(jiao)低(di)頻率下(xia)的(de)微控制器系(xi)統中是(shi)可(ke)以忽略不計的(de)；而(er)對于高速系(xi)統必(bi)須予以特別注意。

元件布置要合理分區

元件(jian)在(zai)印刷線(xian)路(lu)板上(shang)排列(lie)的位置(zhi)要(yao)充(chong)分(fen)考慮抗電磁干擾(rao)問題，原則(ze)之(zhi)一(yi)是各部(bu)件(jian)之(zhi)間的引(yin)線(xian)要(yao)盡(jin)量短。在(zai)布局上(shang)，要(yao)把模擬信(xin)號部(bu)分(fen)，高(gao)速(su)數字電路(lu)部(bu)分(fen)，噪聲源部(bu)分(fen)（如繼電器，大電流開(kai)(kai)關等）這三部(bu)分(fen)合(he)理地分(fen)開(kai)(kai)，使相(xiang)互(hu)間的信(xin)號耦合(he)為最(zui)小。

處理好接地線

印刷電(dian)路板上(shang)，電(dian)源線和地線最(zui)重要。克(ke)服電(dian)磁干(gan)擾(rao)，最(zui)主要的手段就是(shi)接地。

對于(yu)雙面板，地(di)(di)(di)線(xian)(xian)布(bu)置特別講究，通過采(cai)(cai)用(yong)(yong)單(dan)點(dian)(dian)接(jie)(jie)地(di)(di)(di)法，電(dian)源(yuan)(yuan)和地(di)(di)(di)是(shi)(shi)(shi)從電(dian)源(yuan)(yuan)的(de)兩端(duan)接(jie)(jie)到印(yin)刷(shua)(shua)線(xian)(xian)路板上來(lai)的(de)，電(dian)源(yuan)(yuan)一個接(jie)(jie)點(dian)(dian)，地(di)(di)(di)一個接(jie)(jie)點(dian)(dian)。印(yin)刷(shua)(shua)線(xian)(xian)路板上，要有多個返回地(di)(di)(di)線(xian)(xian)，這(zhe)些(xie)都(dou)會聚到回電(dian)源(yuan)(yuan)的(de)那(nei)個接(jie)(jie)點(dian)(dian)上，就是(shi)(shi)(shi)所謂單(dan)點(dian)(dian)接(jie)(jie)地(di)(di)(di)。所謂模(mo)(mo)擬地(di)(di)(di)、數(shu)字地(di)(di)(di)、大(da)功率器件地(di)(di)(di)開(kai)分(fen)，是(shi)(shi)(shi)指(zhi)布(bu)線(xian)(xian)分(fen)開(kai)，而最后都(dou)匯(hui)集(ji)到這(zhe)個接(jie)(jie)地(di)(di)(di)點(dian)(dian)上來(lai)。與(yu)印(yin)刷(shua)(shua)線(xian)(xian)路板以(yi)外的(de)信號相連(lian)時，通常采(cai)(cai)用(yong)(yong)屏(ping)蔽電(dian)纜(lan)。對于(yu)高頻和數(shu)字信號，屏(ping)蔽電(dian)纜(lan)兩端(duan)都(dou)接(jie)(jie)地(di)(di)(di)。低頻模(mo)(mo)擬信號用(yong)(yong)的(de)屏(ping)蔽電(dian)纜(lan)，一端(duan)接(jie)(jie)地(di)(di)(di)為好。

對噪(zao)聲和干擾非常敏感(gan)的電路或高頻噪(zao)聲特別嚴重(zhong)的電路應該用(yong)金屬罩屏(ping)蔽起來。

用好去耦電容。

好的(de)(de)(de)(de)高頻(pin)去(qu)(qu)耦電(dian)(dian)容(rong)(rong)(rong)(rong)可以去(qu)(qu)除(chu)高到1GHZ的(de)(de)(de)(de)高頻(pin)成(cheng)(cheng)份(fen)。陶瓷片(pian)電(dian)(dian)容(rong)(rong)(rong)(rong)或多層陶瓷電(dian)(dian)容(rong)(rong)(rong)(rong)的(de)(de)(de)(de)高頻(pin)特性較好。設計印刷線路(lu)板時，每個集成(cheng)(cheng)電(dian)(dian)路(lu)的(de)(de)(de)(de)電(dian)(dian)源，地之間都要加(jia)一個去(qu)(qu)耦電(dian)(dian)容(rong)(rong)(rong)(rong)。去(qu)(qu)耦電(dian)(dian)容(rong)(rong)(rong)(rong)有兩個作(zuo)用：一方(fang)面是(shi)本(ben)集成(cheng)(cheng)電(dian)(dian)路(lu)的(de)(de)(de)(de)蓄(xu)能電(dian)(dian)容(rong)(rong)(rong)(rong)，提(ti)供(gong)和吸收該集成(cheng)(cheng)電(dian)(dian)路(lu)開門(men)關(guan)門(men)瞬間的(de)(de)(de)(de)充(chong)放電(dian)(dian)能；另一方(fang)面旁(pang)路(lu)掉該器件(jian)的(de)(de)(de)(de)高頻(pin)噪(zao)聲。數字電(dian)(dian)路(lu)中典型的(de)(de)(de)(de)去(qu)(qu)耦電(dian)(dian)容(rong)(rong)(rong)(rong)為(wei)0.1uf的(de)(de)(de)(de)去(qu)(qu)耦電(dian)(dian)容(rong)(rong)(rong)(rong)有5nH分布(bu)電(dian)(dian)感，它的(de)(de)(de)(de)并(bing)行共振頻(pin)率大約在7MHz左(zuo)右，也(ye)就(jiu)是(shi)說(shuo)對于10MHz以下的(de)(de)(de)(de)噪(zao)聲有較好的(de)(de)(de)(de)去(qu)(qu)耦作(zuo)用，對40MHz以上的(de)(de)(de)(de)噪(zao)聲幾乎不(bu)起作(zuo)用。

1uf，10uf電(dian)容(rong)，并行共振頻(pin)率在20MHz以上，去除高頻(pin)率噪(zao)聲的效果要(yao)好一些(xie)。在電(dian)源進入印刷板(ban)的地方(fang)和一個1uf或10uf的去高頻(pin)電(dian)容(rong)往往是有利的，即(ji)使是用(yong)電(dian)池供電(dian)的系統也需(xu)要(yao)這種(zhong)電(dian)容(rong)。

每(mei)10片左右(you)的集成電(dian)路(lu)要(yao)加一片充放電(dian)電(dian)容(rong)(rong)(rong)，或稱為蓄放電(dian)容(rong)(rong)(rong)，電(dian)容(rong)(rong)(rong)大小可選(xuan)10uf。最好不用電(dian)解電(dian)容(rong)(rong)(rong)，電(dian)解電(dian)容(rong)(rong)(rong)是兩層溥膜卷起來(lai)的，這種卷起來(lai)的結構在高頻時表(biao)現為電(dian)感，最好使用膽電(dian)容(rong)(rong)(rong)或聚碳酸醞電(dian)容(rong)(rong)(rong)。

去耦電容值的選(xuan)取(qu)(qu)并不嚴格，可(ke)按C=1/f計算；即10MHz取(qu)(qu)0.1uf，對微控制器構(gou)成(cheng)的系(xi)統(tong)，取(qu)(qu)0.1~0.01uf之間都可(ke)以。

電子產品設計降低噪聲與電磁干擾的措施

• 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
• 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
• 盡量為繼電器等提供某種形式的阻尼。
• 使用滿足系統要求的最低頻率時鐘。
• 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
• 用地線將時鐘區圈起來，時鐘線盡量短。
• I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
• MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
• 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 (10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
• 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
• 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
• 時鐘、總線、片選信號要遠離I/O線和接插件。
• 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
• 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。
• 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。
• 元件引腳盡量短，去耦電容引腳盡量短。
• 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。
• 對噪聲敏感的線不要與大電流，高速開關線平行。
• 石英晶體下面以及對噪聲敏感的器件下面不要走線。
• 弱信號電路，低頻電路周圍不要形成電流環路。
• 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
• 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
• 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。