1. 元器件布局的考慮

元器件布局時,應該把相互有關(guan)的元件盡量(liang)放得近一些(xie)(xie)(xie)。例如(ru),時鐘發(fa)生(sheng)器、晶振(zhen)、CPU的時鐘輸入(ru)端(duan)都(dou)易(yi)產生(sheng)噪音,在(zai)放置的時候應該把它們靠(kao)近些(xie)(xie)(xie)。對(dui)于那些(xie)(xie)(xie)易(yi)產生(sheng)噪聲的器件、小電(dian)(dian)流電(dian)(dian)路、大電(dian)(dian)流電(dian)(dian)路、開(kai)關(guan)電(dian)(dian)路等,應盡量(liang)使(shi)其遠離單片機的邏輯控(kong)制電(dian)(dian)路和存儲電(dian)(dian)路(ROM、RAM);如(ru)有可能,則將這些(xie)(xie)(xie)電(dian)(dian)路另外制成電(dian)(dian)路板,會(hui)更加有利(li)于抗干(gan)擾,提高電(dian)(dian)路工作時的可靠(kao)性。

2. 去耦電容的設置

盡量(liang)(liang)在(zai)(zai)關(guan)鍵元件(jian)(jian),如ROM、RAM等芯片(pian)旁(pang)邊安(an)裝去耦電(dian)容(rong)。實(shi)際上,印(yin)制電(dian)路板走(zou)線(xian)(xian)、引(yin)(yin)腳(jiao)走(zou)線(xian)(xian)和接(jie)線(xian)(xian)等都(dou)可(ke)能(neng)含有較大(da)的(de)電(dian)感效應。大(da)的(de)電(dian)感可(ke)能(neng)在(zai)(zai)VCC走(zou)線(xian)(xian)上引(yin)(yin)起嚴(yan)重的(de)開關(guan)噪聲尖峰,防(fang)止其產生的(de)唯一(yi)方法是(shi)在(zai)(zai)VCC與(yu)電(dian)源(yuan)地之間安(an)放(fang)一(yi)個0.1μF的(de)去耦電(dian)容(rong)。如果(guo)電(dian)路板上使(shi)用(yong)的(de)是(shi)表面安(an)裝零件(jian)(jian),則可(ke)以用(yong)片(pian)狀電(dian)容(rong)直(zhi)接(jie)緊靠著元件(jian)(jian),在(zai)(zai)VCC引(yin)(yin)腳(jiao)上固定(ding)。最好是(shi)使(shi)用(yong)瓷片(pian)電(dian)容(rong),因(yin)為這種電(dian)容(rong)有較低的(de)靜電(dian)損耗(ESL)和高頻阻抗(kang),另外這種電(dian)容(rong)在(zai)(zai)溫度(du)和時間上的(de)介質(zhi)穩定(ding)性(xing)也(ye)很不錯(cuo)。盡量(liang)(liang)不要使(shi)用(yong)鉭(tan)電(dian)容(rong),因(yin)為它在(zai)(zai)高頻下的(de)阻抗(kang)較高。

另(ling)外在安放去耦電容時需(xu)要注意以下(xia)幾(ji)點(dian):

a. 在印(yin)制(zhi)電路板的(de)電源輸(shu)入(ru)端(duan)跨接(jie)100μF左(zuo)右(you)的(de)去(qu)耦電容;如果體(ti)積允許,電容量大一些更好。

b. 原則上每(mei)個集成電路芯(xin)片的(de)(de)旁邊(bian)都(dou)需要放(fang)置(zhi)一(yi)個0.01μF的(de)(de)瓷(ci)片電容;如果電路板的(de)(de)空隙太小而放(fang)置(zhi)不下,可(ke)以每(mei)10個芯(xin)片左(zuo)右放(fang)置(zhi)一(yi)個1~10μF的(de)(de)鉭電容。

c.  對于抗(kang)干擾能力(li)弱的(de)、關斷(duan)時電流變(bian)化大的(de)元件(jian)和(he)RAM、ROM等(deng)存儲(chu)元件(jian),應該在電源線(xian)(VCC)和(he)地線(xian)之間接入去耦電容(rong)。

d. 電(dian)容的引(yin)線(xian)不要太長,特別是高頻旁(pang)路電(dian)容不能帶引(yin)線(xian)。

3. 接地線的處理

在(zai)這(zhe)種電路(lu)中地(di)(di)(di)(di)(di)線(xian)的種類有很多(有系統地(di)(di)(di)(di)(di)、屏蔽地(di)(di)(di)(di)(di)、邏(luo)輯(ji)地(di)(di)(di)(di)(di)、模擬地(di)(di)(di)(di)(di)等(deng)),地(di)(di)(di)(di)(di)線(xian)布(bu)局是否合理,將決定整個電路(lu)的抗干擾能(neng)力。在(zai)設(she)計地(di)(di)(di)(di)(di)線(xian)和接地(di)(di)(di)(di)(di)點的時(shi)候,應該考慮以下問題(ti):

a. 邏輯地和模(mo)擬地要分開布(bu)線(xian)(xian),不能合用,將它們(men)各處的(de)(de)地線(xian)(xian)分別與相應(ying)的(de)(de)電源地線(xian)(xian)相連。設計(ji)時,模(mo)擬地線(xian)(xian)應(ying)盡(jin)量加粗,而且盡(jin)可能加大引出端的(de)(de)接地面積。一般(ban)來講,對于輸入(ru)輸出的(de)(de)模(mo)擬信(xin)號,與單(dan)片機電路之間最好通過(guo)光耦進行(xing)隔離(li)。

b. 在設計邏輯電(dian)路的印制(zhi)板(ban)時,其地(di)線應構成閉環形(xing)式,可提(ti)高電(dian)路的抗干擾(rao)能力。

c. 地線(xian)應盡量(liang)粗。如果地線(xian)很(hen)細,則地線(xian)電(dian)(dian)阻(zu)將會(hui)很(hen)大,造(zao)成接地電(dian)(dian)位隨電(dian)(dian)流的(de)(de)(de)(de)變化而(er)變化,致(zhi)使信號電(dian)(dian)平不穩、電(dian)(dian)路的(de)(de)(de)(de)抗干擾(rao)能力下(xia)降。在布線(xian)允(yun)許的(de)(de)(de)(de)情況下(xia),要保證主(zhu)要地線(xian)的(de)(de)(de)(de)寬度至少在2~3mm,元件引腳上的(de)(de)(de)(de)接地線(xian)應在1.5mm左右。

d. 要注意接(jie)地(di)點(dian)的(de)選(xuan)擇。當板上信(xin)號頻率低(di)于(yu)1MHz時,由(you)于(yu)布線(xian)和元(yuan)件(jian)之間(jian)的(de)電磁感應(ying)(ying)影(ying)響(xiang)很(hen)小(xiao),而接(jie)地(di)電路形成(cheng)(cheng)的(de)環(huan)流(liu)對(dui)于(yu)干(gan)擾的(de)影(ying)響(xiang)較大,所以要采(cai)用一點(dian)接(jie)地(di),使其(qi)不(bu)形成(cheng)(cheng)回路。當電路板上信(xin)號頻率高于(yu)10MHz時,由(you)于(yu)布線(xian)的(de)電感效應(ying)(ying)明顯(xian),地(di)線(xian)阻抗(kang)變得很(hen)大,此時接(jie)地(di)電路形成(cheng)(cheng)的(de)環(huan)流(liu)就(jiu)不(bu)再是主要問題了,所以應(ying)(ying)采(cai)用多點(dian)接(jie)地(di),盡量降低(di)地(di)線(xian)阻抗(kang)。

e. 電(dian)源(yuan)線(xian)(xian)(xian)的設置除了要根據(ju)電(dian)流(liu)的大小盡量加粗(cu)線(xian)(xian)(xian)寬度外,布線(xian)(xian)(xian)時還(huan)應使(shi)電(dian)源(yuan)線(xian)(xian)(xian)、地線(xian)(xian)(xian)的走線(xian)(xian)(xian)方(fang)向(xiang)與(yu)數據(ju)線(xian)(xian)(xian)的走線(xian)(xian)(xian)方(fang)向(xiang)一致。此外,還(huan)可用地線(xian)(xian)(xian)將(jiang)電(dian)路板的底層沒(mei)有走線(xian)(xian)(xian)的地方(fang)鋪(pu)滿,這(zhe)些(xie)方(fang)法都有助于增強(qiang)電(dian)路的抗干擾能力。

4. 數據線寬度選擇

數據線的寬(kuan)度也應盡可(ke)能(neng)寬(kuan),以減(jian)小阻(zu)抗(kang)。至少不小于0.3mm,如果采用0.46mm或者更(geng)大,則更(geng)為理想。

5. 電路板過孔的處理

由于(yu)電路(lu)板的(de)過孔會帶來(lai)約10pF的(de)電容效應(ying)(ying),對(dui)于(yu)高頻電路(lu),將(jiang)會引入(ru)太(tai)多的(de)干擾,所以在布線的(de)時候應(ying)(ying)該注意。